差分晶振系列里比較常用的輸出方式是LVDS，這是一種低電壓的差分信號，主要應(yīng)用于圖像輸出傳送，高速度數(shù)據(jù)通信處理，網(wǎng)絡(luò)程控交換等領(lǐng)域，它的電流傳輸數(shù)據(jù)是恒定的3.5mA，可以產(chǎn)生非常低的EMI消除共模噪聲干擾，因此具備LVDS輸出的石英晶體振蕩器，通常都擁有低相位噪聲性能。LVDS在輸出信號的時候會使用交流耦合技術(shù)，這樣是為了讓交流耦合電容器隔斷全部的直流分量信號，實(shí)現(xiàn)直流平衡，因?yàn)?/span>LVDS晶振還具備比較高端的低相位抖動功能。

本應(yīng)用筆記介紹了如何將LVDS信號用于采用Virtex-EFPGA的高性能多點(diǎn)應(yīng)用。多點(diǎn)LVDS允許許多接收器由一個Virtex-ELVDS驅(qū)動器驅(qū)動。仿真結(jié)果表明此處描述的參考設(shè)計(jì)將從DC運(yùn)行到311Mbits/s。本應(yīng)用筆記包括DC規(guī)格，微帶線和布局指南。采用簡單的源和差分端接，Virtex-EFPGA直接驅(qū)動多點(diǎn)LVDS，取代昂貴的TTL-LVDS驅(qū)動器和接收器，減少電路板面積和高性能應(yīng)用的偏斜。

與其他LVDS驅(qū)動器相比，Virtex-E驅(qū)動器實(shí)際上提高了信號完整性通過吸收源處的任何反射能量而不是將其傳遞下來這條線。這項(xiàng)創(chuàng)新可實(shí)現(xiàn)多點(diǎn)線路上的311Mb/s信令多為20個LVDS接收器，在參考設(shè)計(jì)中跨越4英尺以上，具有高信號完整性和抗噪性。引言LVDS使用差分信號來提高單端噪聲抗擾度技術(shù)。多點(diǎn)LVDS允許許多接收器由一個接收器驅(qū)動Virtex-ELVDS驅(qū)動器。真正的差分LVDS輸入和輸出能力Virtex-EFPGA支持這種多點(diǎn)應(yīng)用。Virtex-E多點(diǎn)降落LVDS驅(qū)動器可以驅(qū)動具有20比1扇出的線路，從而制造出Virtex-ELVDS適用于各種高負(fù)載應(yīng)用。Virtex-ELVDS驅(qū)動器消除了昂貴的TTL-LVDS轉(zhuǎn)換器，實(shí)現(xiàn)了邏輯的直接接口高速差分信號。這種集成減少了信號偏斜和減少實(shí)現(xiàn)高性能應(yīng)用程序所需的電路板面積。多點(diǎn)LVDS電路。

圖1顯示了典型的多點(diǎn)LVDS石英晶振應(yīng)用。Q和Q輸出左側(cè)的LVDS驅(qū)動器串行連接到LVDS接收器的輸入沿著多點(diǎn)線的長度。電阻器RT終止Q和Q.在多點(diǎn)線路的末端并行發(fā)出信號。簡單的微帶線在具有接地層的標(biāo)準(zhǔn)PC板上制造，足以滿足此應(yīng)用需求。

微帶線是頂部或底部的PCB（印刷電路板）跡線PCB在下一個內(nèi)層的地面或電源平面上。圖2顯示微帶傳輸線的橫截面。跡線寬度（w），跡線高于地平面（h）的高度，跡線厚度（t）和相對電介質(zhì)PCB的常數(shù)（εr）決定了微帶特性阻抗（Z0）。表1總結(jié)了微帶的特征阻抗圖2顯示了使用1盎司銅的FR4PCB上w和h的典型值。

圖2：微帶傳輸線的橫截面

表1：w和h的典型值的微帶阻抗

筆記：

t=1.4密耳（1盎司銅）

εr=4.5（高頻時的典型FR4）

1000密耳=1英寸=25.4毫米

阻抗誤差=±2％

平面上方的跡線寬度和高度四舍五入到最接近的密耳易于布局和制造。注意微帶傳輸線阻抗與w/h比大致恒定。w/h比率為4，給出大約Z0=29到30歐姆。w/h比為1.6，給出大約Z0=51至52歐姆。使用w/h比率近似，具有任何平面間距的微帶的特征阻抗可以是估計(jì)。

圖3是帶有源的Virtex-E多點(diǎn)LVDS驅(qū)動器的示例布局左邊是電阻和電容，右邊是終端電阻。

1.所示的所有PCB走線均為29Ω微帶線。

2.可以使用與Rs和Rdiv串聯(lián)的更高阻抗

LVDS輸出通常驅(qū)動±350mV的電壓擺幅（Q-Q），并且Q和Q的平均值（Q+Q）/2有時被稱為偏移電壓或共模電壓。典型的LVDS輸出共模電壓為1.25V，由LVDS驅(qū)動程序設(shè)置。有關(guān)多點(diǎn)LVDS的更多信息，表2總結(jié)了DCLV DS的規(guī)格。

表2：標(biāo)準(zhǔn)LVDS DC規(guī)范

圖4顯示了Virtex-ELVDS線路驅(qū)動器的完整原理圖以多點(diǎn)配置驅(qū)動20個LVDS接收器。接收器是Virtex-E接收器或其他現(xiàn)成的LVDS接收器。LVDS信號由左側(cè)的Virtex-ELVDS驅(qū)動器驅(qū)動，并以菊花鏈形式連接兩條29歐姆的傳輸線和短截線連接到所有20個LVDS接收器OUT[1:20]和OUT[1:20]節(jié)點(diǎn)。每個LVDS接收器每2.5英寸輕觸主多點(diǎn)線路，多點(diǎn)線路長度為50英寸。每LVDS接收器抽頭線具有1英寸的最大短截線長度和50歐姆傳輸線對地阻抗，或差分阻抗為100兩個短截線之間的歐姆。放置一個44歐姆的終端電阻RT在靠近最終LVDS的LVDS_TERM和LVDS_TERM節(jié)點(diǎn)上接收器，在右邊。電阻RS和RDIV衰減輸出的信號VCCO=2.5V的Virtex-ELVDS驅(qū)動器，提供22歐姆源阻抗（串聯(lián)終端）到29歐姆傳輸線。該設(shè)計(jì)由于增加了LVDS晶振的負(fù)載，因此需要22歐姆的源阻抗接收器將29歐姆線路降至22歐姆的有效阻抗一般。電容CSLEW降低了Virtex-E的壓擺率LVDS驅(qū)動器，可以減少反射，減少接收器的振鈴。

圖4：Virtex-E20負(fù)載多點(diǎn)LVDS原理圖

為什么一條29歐姆的傳輸線在兩端用22端接歐姆終止？答案在于傳輸線的行為。當(dāng)電容式接收器和短截線加載傳輸線時，額外的電容會降低有效阻抗。圖4中的接收器有有效負(fù)載電容約為9pF，包括接收器電容，走線和短截線電容。一個9pF電容器，每2.5英寸放置一個29歐姆線將線路降至22歐姆。因此，反射是如果線路端接到22歐姆，則最小化。有關(guān)更多信息有效的傳輸線阻抗，見霍華德W.約翰遜，“高速數(shù)字設(shè)計(jì)：黑魔法手冊，“1993，pp.172-174。關(guān)于等間距電容負(fù)載提供以下等式：

如果Z0=√L/C.

其中L=電感/單位長度

C=電容/單位長度

和CL=每個負(fù)載的電容

N=負(fù)載數(shù)量

H=傳輸線的總長度

然后Z0EFF=√L/[C+N*CL/H]

雖然傳輸線使用的阻抗比典型值低,在表2中使用的規(guī)范中發(fā)現(xiàn)的阻抗，所有的電壓擺幅符合LVDS標(biāo)準(zhǔn)。這意味著任何LVDS接收器都可以工作正確地在這個多點(diǎn)線上。實(shí)際上，較低的阻抗會導(dǎo)致更寬的走線，從而減少沿多點(diǎn)線路的電感和趨膚效應(yīng)損耗。兩條29歐姆單端傳輸線可以是微帶線，帶狀線，或單端等效的58歐姆雙絞線或類似的平衡差動傳輸線。請參見Xilinx應(yīng)用筆記中的附錄A.XAPP230，“LVDSI/O標(biāo)準(zhǔn)”，用于討論傳輸線和LVDS中使用的終端。多點(diǎn)Virtex-ELVDS線路驅(qū)動器符合所有標(biāo)準(zhǔn)ANSI/TIA/EIA-644LVDS接口標(biāo)準(zhǔn)DC輸入電平如表2所示

輸出共模電壓通常平均為VCCO/2。組件價值RS，RDIV和CSLEW的推導(dǎo)可以在第10頁的附錄B中找到。Virtex-ELVDS的直流性能符合或超過表2中所示的ANSI/TIA/EIA644LVDS接口標(biāo)準(zhǔn)規(guī)范。圖4中的Virtex-E多點(diǎn)LVDS終端與其他LVDS不同源終端，因?yàn)樗鼘?shí)際上吸收了源處的反射能量。

雖然大多數(shù)LVDS驅(qū)動器的行為類似于具有高輸出的電流源阻抗，Virtex-E多點(diǎn)LVDS線路驅(qū)動器的行為類似于電流源與22歐姆電阻并聯(lián)，從而改善光源終止反射信號。22歐姆的源阻抗Virtex-ELVDS驅(qū)動器可以吸收幾乎所有的差分反射容性負(fù)載沿多點(diǎn)線分布，減少了站立與其他LVDS驅(qū)動器相比，波浪，下沖和噪聲水平。該LVDS_TERM和LVDS_TERM以及傳輸線上的電壓達(dá)到或超過表2中所示的所有標(biāo)準(zhǔn)LVDS輸出電平。

圖5顯示了Virtex-E多點(diǎn)LVDS驅(qū)動器的典型階躍響應(yīng)對于圖4中的原理圖，上圖顯示了單端輸出1,10和20的波形，對應(yīng)于輸入端的接收器多點(diǎn)線的開始，中間和結(jié)束。下圖顯示了沿著多點(diǎn)線路的五個接收器的差分電壓從開始結(jié)束。所有電壓均在接收器的片上差分輸入端測量。所有接收到的波形都顯示出類似的特征，幾乎沒有下沖或過沖和負(fù)載反射可忽略不計(jì)。

圖5：Virtex-E多點(diǎn)LVDS驅(qū)動器的典型階躍響應(yīng)

圖6顯示了典型的311Mb/s突發(fā)數(shù)據(jù)（或155.5MHz時鐘）響應(yīng)Virtex-E多點(diǎn)LVDS輸出，用于圖4中的原理圖。單端并且沿著多點(diǎn)線示出了輸出1,10和20的差分波形。所有接收的波形都顯示出相似的特征，很少或沒有下沖/過沖和可忽略不計(jì)的反射。一些平滑的波形發(fā)生在接收器加載的多點(diǎn)線的長度上，但衰減很小。即使最后一個接收器也能看到近400mV的峰值在19個其他接收器之后的50英寸線的末端。優(yōu)秀Virtex-E多點(diǎn)LVDS的性能可歸功于它的匹配源阻抗和源極上升時間減少電容器CSLEW。Virtex-E多點(diǎn)LVDS驅(qū)動器與LVDS接收器完全兼容。

圖6：Virtex-E多點(diǎn)LVDS輸出的典型311Mb/s突發(fā)數(shù)據(jù)響應(yīng)原理圖如圖4所示。

Virtex-EFPGA發(fā)送和接收多點(diǎn)LVDS。最大值對于-7Virtex-E速度等級，數(shù)據(jù)速率為311Mb/s或155.5MHz的時鐘。Virtex-ELVDS驅(qū)動器可顯著改善信號完整性其他現(xiàn)成的LVDS驅(qū)動器由于其匹配的源阻抗而導(dǎo)致系列終止傳輸線并最小化源反射?？梢詾槎噙_(dá)20個LVDS接收器提供可靠的數(shù)據(jù)傳輸電氣長度為8.25ns（50英寸），僅受皮膚效應(yīng)損耗的限制PCB走線。采用LVDS的Virtex-EFPGA消除了昂貴的TTL-LVDS驅(qū)動器和LVDS-TTL接收器，減小電路板面積，減少信號延遲偏差，同時可靠地傳輸長距離的高速數(shù)據(jù)和時鐘芯片，電路板，機(jī)箱和外圍設(shè)備之間。

Virtex-E多點(diǎn)LVDS電路的印刷電路板布局指南在圖4中如下：

1）具有受控傳輸線的多層印刷電路板阻抗是必需的。

2）LVDS驅(qū)動器和接收器之間的所有傳輸線應(yīng)該是參考公共地平面，除非通過平衡差分傳輸線，如雙絞線。對于雙絞線和其他平衡線，利用連接到地面的接地屏蔽在雙絞線電纜的開頭和結(jié)尾處的平面允許共模返回電流。如果沒有可用的屏蔽連接，請額外使用注意使用對稱和等長路由并確保容性負(fù)載平衡差分對以防止過多的共模差模轉(zhuǎn)換。不要在信號下分割地平面因?yàn)檫@會導(dǎo)致電感增加導(dǎo)致大的不連續(xù)性。

3）電阻RS和RDIV應(yīng)靠近Virtex-E輸出Virtex-E多點(diǎn)LVDS線路驅(qū)動器。放置并聯(lián)終端電阻RT接近多點(diǎn)線路遠(yuǎn)端的最終LVDS輸入。

4）電容CSLEW應(yīng)靠近電阻RS和RDIV。

5）應(yīng)使用多點(diǎn)LVDS的對稱和等長路由源和目標(biāo)之間的信號對，以最大化共模拒絕。以兩個LVDS信號之間的最小間距布線兩個LVDS信號沿多點(diǎn)線和存根的跡線。如果跡線間距小于電介質(zhì)厚度對地平面，差分阻抗的影響必須包括在內(nèi)以確定有效的傳輸線阻抗跟蹤阻抗將受差分阻抗的顯著影響兩條痕跡之間。較寬的間距對阻抗的影響較小。

6）Virtex-E為驅(qū)動和提供專用的LVDS輸入/輸出對接收LVDS。從單個時鐘驅(qū)動的IOB寄存器提供了一個方便點(diǎn)同步輸入和輸出。

參考圖4，電阻器RS和RDIV衰減出來的信號Virtex-ELVDS驅(qū)動器提供匹配的源阻抗（串聯(lián)終止）到傳輸線。確定RS和RDIV的值通過這兩個約束。等效源阻抗REQ，包括Virtex-E驅(qū)動器阻抗RDRIVER，必須等于有效傳輸線阻抗，22歐姆。使用差分半電路：

選擇RS和RDIV以獲得所需的信號路徑衰減從Virtex-E驅(qū)動器到LVDS目的地。所需的信號衰減定義為α。

使用等式1和2并求解RDIV和RS產(chǎn)量：

代入Z0EFF=22歐姆，RDRIVER=10歐姆，VCCO=2.5V，和VSWING（LVDS）=380mV進(jìn)入等式2-4并四舍五入到最接近的1％如圖所示，發(fā)現(xiàn)RS=61.9歐姆和RDIV=63.4歐姆的值在圖4中，350mV的典型LVDS電壓擺幅增加到380mV在50英寸末端附近以311Mb/s的數(shù)據(jù)速率抵消趨膚效應(yīng)損失多點(diǎn)線。

CSLEW增加了Virtex-E多點(diǎn)驅(qū)動器的上升時間。通常情況下，LVDS的10-90％上升時間為500ps。使用CSLEW，所需的上升時間為增加到大約1ns。使用等效的差分半電路圖4，（RDIV->RDIV/2，CSLEW->2CSLEW），驅(qū)動點(diǎn)阻抗為2CSLEW是REQ//RT/2=REQ/2。RC時間常數(shù)是：（2CSLEW）（REQ/2）=REQCSLEW。

通過設(shè)置τ，RC時間常數(shù)，等于原始LVDS上升10-90％屆時，新的10-90％的上升時間將近1ns。CSLEW的值是

計(jì)算公式為：

CSLEW=τ/REQ（5）

將τ=500ps和REQ=22歐姆代入公式5并進(jìn)行四舍五入

得到最接近的10％值，得到CSLEW=27pF的值，如圖所示圖4。

差分晶振是石英水晶組件算是最高級的一種，使用的效果和意義是非常大的，而且隨著全球大范圍的重視科技，發(fā)展科技，產(chǎn)品變得更多功能化，復(fù)雜化，部分中高端產(chǎn)品需要差分晶體振蕩器這種高性能，高穩(wěn)定，高可靠性的頻率元件支持。而且還在保障低電壓效能，常用的是1.8~3.3V之間，耗能是非常低的，精準(zhǔn)的識別小信號，分析處理“雙極”信號，可能幫助產(chǎn)品阻抗外界的干擾。