RALTRON ELECTRONICS公司總部位于美國(guó)佛羅里達(dá)州邁阿密市,是一家專門從事石英晶體,Crystal Oscillator,濾波器等頻率元件產(chǎn)品的制造商.Raltron公司從生產(chǎn)到交付都是一站式服務(wù),完整的銷售網(wǎng)絡(luò)和業(yè)務(wù)鏈,使Raltron晶振產(chǎn)品在各大洲銷量大好.其振蕩器技術(shù)受到行業(yè)廣泛認(rèn)可,擁有多項(xiàng)自主研發(fā)的技術(shù),不但提升了石英晶振的產(chǎn)量,也提高了品質(zhì),尤其是振蕩器的感應(yīng)技術(shù),大大減少不良品的產(chǎn)生.

ASICS中的振蕩器單元對(duì)時(shí)鐘振蕩器的銷售產(chǎn)生了破壞性影響.用戶將時(shí)鐘成本降低了至少50％.房地產(chǎn)減少通常是10倍.在許多用戶應(yīng)用中,石英晶體振蕩器是富含數(shù)字電路的電路板上剩下的少數(shù)模擬電路之一.通常在ASIC制造商的應(yīng)用筆記的幫助下,設(shè)計(jì)模擬電路通常是熟練掌握數(shù)字技術(shù)的工程師的任務(wù).來(lái)自ASIC供應(yīng)商的應(yīng)用筆記通常是通過(guò)收集在不同頻率下工作的電路來(lái)編寫的,由不同的設(shè)備驅(qū)動(dòng).這種設(shè)計(jì)師的組合通常會(huì)導(dǎo)致對(duì)晶體制造商的技術(shù)支持,通常是在PCB設(shè)計(jì)和投入生產(chǎn)之后.

許多大型用戶認(rèn)為每百萬(wàn)缺陷部件(DPPM)中的晶體失效.在使用高速自動(dòng)裝配設(shè)備,IR焊料回流技術(shù)和自動(dòng)電氣測(cè)試進(jìn)行電路板裝配后,用戶對(duì)100DPPM結(jié)果感到不滿意.預(yù)計(jì)15DPPM的無(wú)源元件水平-通常無(wú)法選擇有時(shí)不太理想的貼片振蕩器設(shè)計(jì).本文的基本目的是向新手指出一些改進(jìn)圍繞ASIC單元設(shè)計(jì)的電路的方法.本文將討論有限增益的影響,改進(jìn)的外部元件選擇以及選擇相同的方法.本文還包括Lotus1-2-3電子表格程序,用于計(jì)算許多參數(shù).

振蕩的基礎(chǔ):

諧波振蕩器必須符合巴克豪森的標(biāo)準(zhǔn),要求滿足相位和增益標(biāo)準(zhǔn)以提供持續(xù)振蕩.

標(biāo)準(zhǔn)＃1：閉環(huán)周圍增益的總和應(yīng)等于或大于1;標(biāo)準(zhǔn)＃2：閉環(huán)周圍的相移總和應(yīng)等于N*360度相位,其中N是整數(shù)值0,1,2等.

負(fù)阻力:

負(fù)電阻是放大器增益的同義詞.幾個(gè)石英晶振供應(yīng)商的目錄有類似的,測(cè)量負(fù)電阻的基本方法.西鐵城：負(fù)電阻,也稱為振蕩裕度,是一種可用于判斷電路側(cè)振蕩動(dòng)力質(zhì)量的度量.

檢測(cè)振蕩電路振蕩裕量的方法:

1.為了確認(rèn)是否為振蕩器電路提供了充分的振蕩,需要知道振蕩器電路的負(fù)電阻(-R).

2.插入......與石英晶體單元串聯(lián)的可變電阻器(VR)(用于檢查).然后繼續(xù)降低電阻直到振蕩開(kāi)始.(在這種情況下,忽略振蕩輸出的下降,并且僅確認(rèn)振蕩.)該電路的負(fù)電阻(-R)是通過(guò)將時(shí)鐘晶體單元的等效電阻與可變電阻器的等效電阻相加而獲得的值.(VR)(用于檢查).

3.確保提供充足的資金

振蕩器電路的振蕩容限,調(diào)整C1,C2和Rd以便可變電阻器的電阻(用于檢查),比石英晶體單元的等效串聯(lián)電阻(CI值)大5到10倍.

EPSON：如何檢查振蕩容差

1.將電阻(R)連接到與石英晶體串聯(lián)的電路.

2.調(diào)節(jié)R使振蕩開(kāi)始(或停止).

3.在上述(2)中振蕩剛剛開(kāi)始(或停止)時(shí)測(cè)量R.

4.得到負(fù)阻-R=R+Ci值

5.推薦-R|-R|>CI*(5到10)

以上目錄也有以下注意事項(xiàng):

使用負(fù)電阻不足的電路可能會(huì)導(dǎo)致意外的麻煩,因?yàn)槭⒕w單元即使接通電源也不能啟動(dòng)振蕩.除非在振蕩電路中分配足夠的負(fù)電阻,否則可能會(huì)增加振蕩的啟動(dòng)時(shí)間,或者不會(huì)發(fā)生振蕩.與C2和小電容器并聯(lián)的低電阻是低電阻,沒(méi)有電容.

水晶單位選擇.

用于微處理器應(yīng)用的晶體單元封裝可以在封裝中分類為表面安裝器件(SMD)或引線器件.SMD晶振類型幾乎總是使用條狀晶體.引線單元在圓柱形封裝中使用帶狀晶體或HC-49S采用低成本HC-49封裝的圓形晶體.典型的選擇和參數(shù)是:晶體負(fù)載電容.

負(fù)載電容指定為與晶體引線并聯(lián)的電容,這將導(dǎo)致振蕩器在f0下工作.PCB雜散電容和ASIC輸入/輸出電容有助于負(fù)載.C1和C2是串聯(lián)的,并且計(jì)算為總和的乘積.電子表格程序以兩種方式計(jì)算晶體負(fù)載電容-使用雜散電容或使用7pf總雜散電容的實(shí)際值.選擇16至20pf(并聯(lián))負(fù)載的晶體負(fù)載電容.不要在ASIC中使用串聯(lián)晶體.

串聯(lián)電阻(RS)應(yīng)低至

實(shí)際的.參考文獻(xiàn)1給出了阻力/成本權(quán)衡的良好解釋.有效串聯(lián)電阻(ESR)是一種包括負(fù)載電容和靜態(tài)電容的計(jì)算.帶狀晶體,Co通常很小,ESR通常接近RS;然而,如果CL很小且C0顯著,則'有效'電阻可能遠(yuǎn)大于RS并且可能導(dǎo)致操作問(wèn)題.示例:C0=7pf且CL=16pf的Quartz Crystal的ESR大于RS的兩倍.

測(cè)試.

應(yīng)在模擬最終產(chǎn)品的面包板上進(jìn)行測(cè)試.啟動(dòng)電壓的應(yīng)用應(yīng)包括緩慢上升和階躍功能,以驗(yàn)證設(shè)計(jì)將始終在VDD±20％的正確模式下運(yùn)行.最好在下一階段的輸出中檢查操作條件.對(duì)于信號(hào)電平測(cè)試,僅使用場(chǎng)效應(yīng)晶體管(FET)探頭.不允許裝載8到12pf的標(biāo)準(zhǔn)探頭.

晶體電流的測(cè)試可以用廉價(jià)的電流探針如TektronixCT-1完成.功率水平不得超過(guò)額定水平.在當(dāng)今的技術(shù)中使用石英晶體需要當(dāng)今數(shù)字工程師的精心設(shè)計(jì).可以使用電子表格替換幻燈片規(guī)則.監(jiān)測(cè)一些參數(shù)可以大大提高電感器的±20％,陷阱會(huì)引起嚴(yán)重的問(wèn)題,導(dǎo)致振蕩器在基波上工作,或者可能同時(shí)激活兩種模式.